CIS Atlas 06｜4T Pixel 訊號鏈全景入口

4T Pixel 訊號流：從光子到數位值

現代 CIS 採用 4T（4 Transistor）架構，包含 PPD + TG + SF + RST + SEL（加上共享架構的變體）。4T 指 TG、RST、SF、SEL 四顆電晶體；PPD 是光電二極體。以下先看一次讀出的過程，再展開完整地圖。

完整元件、參數與噪聲地圖

🔵 PPD

FWC3K–20K e⁻
V_pin~0.1–0.3 V
Dark Curr< 10 e⁻/s

🟣 TG

Vth_TG0.5–1 V
Pulse1–5 μs
Lag< 0.1 %

🔴 FD

C_FD1–4 fF
CG40–80 μV/e⁻
kTC20–60 e⁻ rms

🟠 RST

Mode依 reset pulse
RST Gain~0.9
kTCCDS 消除

🟡 SF · Source Follower

A_SF≈0.75–0.9
Ibias1–5 μA
Gm100–500 μA/V
Body effectη

🟢 SEL · Row Select

Row Scan逐行
ON= 讀出該行

🟦 Column

CDSΔV = V_rst−V_sig
kTC noise相關成分可抑制
輸出V_out

🟩 ADC

Bit depth10–14 bit
架構Ramp ADC

📌 如何閱讀這張圖　訊號沿藍色箭頭從左流向右（光子 → PPD → TG → FD → SF → SEL → Column → ADC）。灰色虛線標示重置控制，元件名稱與位置負責分類。圖下方的噪聲方塊是各階段的主要誤差來源，CP 測試的目的就是量化每個方塊的大小。

📷 真實依據 · CC BY 4.0

把上面手繪的訊號鏈，對照一篇開放論文的第一手圖——點圖放大（‹ › 或 ← → 切換、Esc 關閉）。來源：Zhang et al., Sensors 2024, 24(6):1841（CC BY 4.0）。

先把兩個 reset 分清楚

開始積分前可藉 TG／RST 清空 PPD；讀出前再 reset FD。這兩個動作不必同時發生。實際 sensor 的 rolling／global shutter 和 pulse 排程需回到該架構。

CP 測試項目 × 訊號鏈節點對照地圖

CP（Circuit Probe）在晶圓切割前量測每個 die 的電性，每個 key item 對應訊號鏈的特定節點。

🔌 CP 之前還有 WAT CP 量的是 pixel 陣列的最終表現；同一批 wafer 更上游還有切割道 test key 的 WAT 電性（Vt / Idsat / Ioff / Rs…）。CP 症狀要接回製程根因時，先調同 lot 的 WAT 數據對照——量測原理、test key 六大類與判讀方法見 WAT 測電性全攻略 →

CP 測試項目	對應節點	物理意義	主要影響因子	詳細說明 →
FWC Full Well Capacity	PPD	PPD 能儲存的最大電荷量	n-dose, PPD 面積, p-well barrier	Card 11 深度電位 Card 16 Implant
Image Lag	PPD → TG → FD	傳輸後 PPD 殘留電荷 / 積分期間前一幀信號殘影	V_pin, Vth_TG, VTG_high, Potential Pocket	Card 11 深度電位 Card 14 VTG
Dark Current I_dark (e⁻/s)	PPD, FD, BDTI sidewall	無光照下的熱產生電流（SRH, GIDL）	p⁺ pinning, Vth_TG, BDTI passivation	Card 15 BDTI Card 16 Implant
White Pixel Hot Pixel (%)	PPD, FD 邊緣, BDTI	局部 SRH 產生中心（晶格缺陷）	植入損傷, BDTI 蝕刻缺陷, 金屬汙染	Card 15 BDTI Card 16 Implant
Conversion Gain CG (μV/e⁻)	FD	每個電子對應的輸出電壓（= q/C_FD）	n⁺ dose/energy, gate overlap, routing 電容	Card 08 RST Gain Card 16 Implant
Read Noise σ_read (e⁻)	FD, Column, SF	暗態下的 σ 像素雜訊（含 kTC, thermal, 1/f）	C_FD, CDS 效率, SF Gm	Card 08 RST Gain Card 07 SF Gm
SF Gain (A_SF)	SF	Source follower 電壓增益（< 1，含 body effect）	Vth, Gm, gmb, Ibias	Card 07 SF Gm
VTG Sweep	TG	Lag vs VTG_high 曲線找最小 VTG operating point	Vth_TG, V_pin, GIDL onset	Card 14 VTG
PTC Photon Transfer Curve	全鏈	Signal vs Variance 曲線，萃取 CG/FWC/RN	全系統	Card 09 Linear Mode Card 07 SF Gm
Optical Crosstalk	BDTI/FDTI	相鄰像素光信號的串擾率（MTF/LSF 量測）	BDTI 深度/寬度, passivation	Card 15 BDTI
Vth Distribution	SF / RST / TG	各電晶體 Vth 的 mean ± σ 分布	implant dose 均勻性, RDF, SCE	Card 10 SCE Card 16 Implant

📌 PTC 是最核心的 CP 量測　Photon Transfer Curve（信號 vs 方差）可萃取系統 conversion gain、飽和容量和 read noise；SF gain 需額外知道 FD conversion gain、column／ADC gain 才可分離，是 CIS CP 的主要 workhorse。幾乎每張 Atlas Card 都和 PTC 有關係。

CIS Pixel Circuit & CP Test Atlas — 完整導覽

點擊任一卡片前往對應 Atlas 頁面（於此 visual-library 中開啟）

📌

前菜 · 入門

Pinning 釘扎（直覺版）

為什麼感光區要被電洞包起來——「電洞護城河」比喻＋互動 BSI 剖面，讀 Atlas 前的 5 分鐘暖身

L40 入門 PPD

⚡

CARD 07

Source Follower Gm & SF Gain

Gm 四因子互動圖、SF Gain 完整推導、body effect η、CP 三種量測方法

SF 放大 Gm

🔄

CARD 08

RST Reset Gain + kTC Noise

Hard/Soft reset 條件與 4T CDS 取樣比較、kTC Noise 完整推導、CDS 為何能消除、互動 C_FD 計算機

RST kTC Noise

📊

CARD 09

Linear Mode vs Saturation

MOSFET 三區定義、互動 IV 曲線、4T pixel 四電晶體操作區要求、Signal Compression

操作區非線性

⚠️

CARD 10

Short Channel Effects (SCE)

Vth Roll-off / DIBL / Velocity Saturation / HCI、互動 Vth vs L 曲線、製程緩解方案

SCE DIBL

🗺️

CARD 11

Depth & Potential Diagram

PPD 垂直截面電位、橫向電位三相動畫、VTG 互動滑桿、CP 測試完整對照表

VTG Operating Window、三滑桿 barrier margin 計算機、VTG Sweep CP 四步驟、製程優化

FSI/BSI 結構對比、SRH sidewall DC、ALD Al₂O₃ passivation、Arrhenius Ea 診斷

PPD/TG/FD 植入區物理意義、FWC 互動計算機、CP 指紋速查表、根因樹思考框架

Implant CP 診斷

💤

CARD 13

Standby Current & Leakage

7 條漏電路徑（sub-Vth / GIDL / junction SRH / BDTI / gate tunneling）、Arrhenius 互動圖、IDDQ CP 排查

Standby Leakage

🌈

CARD 17

Dual / Triple Conversion Gain

DCG 5T 電路、單次曝光六步時序、DR/SNR Dip 互動計算機、TCG/LOFIC、真實車用產品（OmniVision/Sony）

DCG/TCG HDR

💡

CARD 12 (規劃中)

Light Linearity (LLIN)

EMVA 1288 §5.8 定義、PTC 線性度分析、SF 進入 linear mode 的壓縮機制

LLIN EMVA 1288

💡 建議閱讀順序首次系統學習：06（本頁）→ 11（電位圖，建立直覺）→ 08（Reset + kTC）→ 07（SF Gm）→ 09（操作區）→ 10（SCE）→ 13（漏電）→ 14（VTG）→ 15（BDTI）→ 16（Implant）→ 17（DCG/TCG）
CP debug 時：先看 Card 16 的「CP 指紋速查表」→ 再跳到對應 Atlas Card 深入

4T Pixel 核心文獻

CMOS APS 的早期發展可參考 Fossum 1993 的論述^[1]；PPD 的完整物理與技術史見 Fossum & Hondongwa 2014 的回顧^[4]；影像感測器性能量測可參考 EMVA 1288；實際 CP 測試仍依產品與量測條件定義，相關標準見^[7]。點 [n] 直接開原文（新分頁）。

📚 必讀文獻（按重要性排序）

[1]Fossum, E.R. (1993) "Active Pixel Sensors: Are CCDs Dinosaurs?" Proc. SPIE 1900
CMOS 主動像素感測器的早期論述。PPD 整合到 CMOS APS 的發展另見 [4]；不把這篇直接視為 PPD + TG + CDS 的發明來源。
[2]Theuwissen, A.J.P. "CMOS Image Sensors: State-of-the-Art and Future Perspectives" ISSCC 2008
最常被引用的 CIS 教學短課，涵蓋整條訊號鏈的設計原理與 trade-off。
[3]Janesick, J.R. "Photon Transfer" — SPIE Press PM170, 2007
PTC 量測方法的聖經，Ch.1–5 建立 CG / FWC / Read Noise 量測體系。
[4]Fossum, E.R. & Hondongwa, D.B. "A Review of the Pinned Photodiode for CCD and CMOS Image Sensors" IEEE J. Electron Devices Soc. 2(3):33–43, 2014開放取用
PPD 技術史 + 物理機制完整回顧，含 V_pin / p⁺ pinning / complete charge transfer。
[5]Durini, D. (Ed.) "High Performance Silicon Imaging: Fundamentals and Applications of CMOS and CCD Sensors" Elsevier, 2nd Ed. 2019
業界最完整的 CIS 教科書，Ch.2–5 覆蓋 PPD / SF / CP test methods。
[6]Takayanagi, I. et al. "A 1.2 e⁻ Temporal Noise 3D-Stacked CMOS Image Sensor" IEEE JSSC 2020
BSI + stacked 架構下的 CG optimization、noise floor 突破，近年代表作。
[7]EMVA Standard 1288, Release 4.0 — European Machine Vision Association免費
CIS 特性量測標準規範，§5.8 Light Linearity、§5.5 SNR、§5.3 PTC 方法，lab 量測的黃金標準。

📡 4T Pixel 訊號鏈全景入口

4T Pixel 訊號流：從光子到數位值

先把兩個 reset 分清楚

CP 測試項目 × 訊號鏈節點 對照地圖

CIS Pixel Circuit & CP Test Atlas — 完整導覽

4T Pixel 核心文獻

CP 測試項目 × 訊號鏈節點對照地圖