CIS Concept Atlas · Card 08

RST Transistor — Reset Gain & kTC Noise

RST 決定 FD 的初始電位（reset level）。Reset gain 決定 Vreset 對 VDD 的敏感度；kTC noise 是 RST 充電完成後 FD 上殘留的熱噪聲——4T pixel 用 CDS 消除它，是讓 CIS 讀噪聲達到 1-3 e⁻ 的關鍵技術。
RST Transistor kTC Noise = kT/C FPN（Fixed Pattern Noise） CDS 抵消

Reset 條件與 CDS 是兩件事

Hard／soft reset 描述 reset transistor 和節點充電的條件；CDS 描述取樣方法。不能把「hard reset＋CDS」直接改名 flushed reset。

情況節點行為需要確認
Hard reset保持足夠 overdrive，節點與 reset drain 接近平衡Gate boost、drain 電位、body effect、時間；gate=drain=VDD 不保證最後仍強反轉
Soft reset末段進入次臨界，reset level 與時間／Vth 有關不能用固定 VDD−Vth 當所有條件的精確終點
4T＋CDS先取 FD reset，再移入 PPD 電荷，後取 signal兩次樣本是否共享同一 reset 偏移；offset、gain variation 與不相關 noise 要分開
Reset Gain（RST Gain）的定義與量測
💡 RST Gain 的兩種用法（小心混淆！）
業界有兩種不同的「RST gain」定義，要根據上下文判斷：
定義 A（CP 最常用）：VDD sensitivity = δVreset / δVDD（reset level 對 VDD 的敏感度）
定義 B（電路特性）：RST transistor 的 small-signal voltage gain（Av = -gm×Rout），但 RST 通常不用作 amplifier
定義 A：VDD Sensitivity（CP 最常見的 RST gain 意義）
RST gain = δVresetδVDD ≈ 1.0
Hard / Soft Reset 下，FD 電位幾乎完全追蹤 VDD 對 CIS 的影響（VDD ripple → reset noise）
σ(Vreset) ≈ RSTgain × σ(VDD)
VDD ripple = 1 mV → Vreset noise ≈ 1/CG(μV/e) e⁻ 定義 B：對 RST gate voltage 的敏感度（較少用）
δVresetδVRST,gate = gmRSTgdsRST + gdsload
CP 量測 Reset Level 的方法
1
Reset Level Distribution 量測
量所有 pixel 的 Vreset，看分布寬度
在黑暗環境，讀所有 pixel 的 reset frame（僅 RST ON，不曝光，不做 TG transfer）
計算全 array 的 mean(Vreset) 和 σ(Vreset)
期望：σ(Vreset) 小（FPN 來源之一，通常希望 < 1 LSB）
σ(Vreset) 大的原因：① VthRST 變異 ② VDD 噪聲 ③ kTC noise（只有在 CDS 後才消除）
2
VDD Sweep + Vreset 量測
直接提取 RST gain（定義 A）
把 VDD 從 2.6V 掃到 3.0V（±0.2V 範圍）
每個 VDD 值讀 Vreset → 畫 Vreset vs VDD 曲線
斜率 = RST gain（定義 A），期望值 ≈ 1
如果斜率 << 1：RST 沒有把 VDD 完全傳到 FD（可能是 Soft reset Vth 問題）
3
kTC Noise 分離量測
CDS 前後對比，驗證 CDS 效果
Before CDS：只讀 reset frame，不做 CDS → σe = kT/CFD / CG → 應為 ~25-50 e⁻
After CDS：讀 (Vsignal - Vreset) → σ 應降到 1-3 e⁻（讀噪聲下限）
如果 CDS 後 noise 仍高：可能是 ① FPN（Vth 變異）② ADC noise ③ 1/f noise
量測項目期望值（典型）偏差時的根因
Mean(Vreset)VDD - 0~0.1V（hard reset）RST Vth 偏高，充電不完全
σ(Vreset) before CDS約 0.91 mV RMS（5 fF、300 K；僅熱平衡 reset 項）CFD 太小 or 溫度問題
σ(Vreset) after CDS< 5 mV（< 2 e⁻ 等效）CDS 失效？FPN 殘留？
RST gain (δVreset/δVDD)≈ 0.95~1.0< 0.9 = 軟 reset，Vth 問題
Vreset FPN (spatial)< 0.5 LSB（PRNU < 0.3%）VthRST 空間變異 → 調 RST implant
kTC Noise 完整物理推導
從 Johnson noise 推導 kTC noise（RST ≡ FD + 等效電阻 R）
SV = 4kTR　→　σ²(VFD) = ∫₀∞ 4kTR × 11 + (2πfRC)² df = kTCFD
σ(VFD) = kTCFD　（電壓 RMS）
轉換成電子數
σe = kT × CFDq
典型值（T=300K, k=1.38×10⁻²³）
CFD = 2 fF → σe ≈ 16 e⁻  │  CFD = 5 fF → σe ≈ 25 e⁻  │  CFD = 15 fF → σe ≈ 44 e⁻
關鍵：kTC noise 與 R 無關（積分後 R 消掉）— 只有 CFD 和 T 決定
🔋 CFD（Floating Diffusion 電容） 5.0 fF
1 fF（小 pixel）5 fF（典型）10 fF15 fF（大 FD）20 fF
CDS 為什麼能消除 kTC？相關性分析
CDS 抵消機制 Vreset_sampled = VFD_ideal_reset + η_ktc（kTC noise sample） Vsignal_sampled = VFD_ideal_reset - ΔVsignal + η_ktc（同一個 kTC 值！） CDS output = Vsignal_sampled - Vreset_sampled = (VFD_reset - ΔVsignal + η_ktc) - (VFD_reset + η_ktc) = -ΔVsignal ← η_ktc 完全消除！ 為什麼是「同一個」η_ktc？ RST 關閉後，η_ktc 就「凍結」在 FD 上了 PPD 積分在獨立節點；兩次 FD 取樣之間保留同一次 reset 偏移，實際仍受 leakage、feedthrough、settling 影響 → 兩次採樣都含有相同的 η_ktc，相減後消掉 4T pixel 的額外優勢 完全 charge transfer（PPD → FD）確保 ΔVsignal 準確 3T 通常直接在感光節點積分；其 sample/reset 時序與 4T 不同，若兩次樣本不是同一次 reset realization，就不能照搬此消除式
製程因子對 RST 特性的影響
製程因子影響機制CP 症狀改善槓桿
VthRST 偏高
最常見		 Soft reset：VFD = VDD - Vth → FD 充電不完整，低於預期 reset level Mean(Vreset) 偏低 調 RST n-type channel implant 降 Vth；或換 hard reset
σ(VthRST) 變異大 Soft reset 時各 pixel 的 Vreset 不同 → FPN Vreset FPN ↑ 改善 RST 製程均勻性；改用 Hard reset + CDS
CFD 偏大 kTC noise ∝ CFD↑；CG = q/CFD↓（兩個都影響） RN↑（CDS 前）, CG↓ 縮小 FD 面積；注意 FD 佈局 overlap 電容
RST - FD overlap 電容 RST 關閉時 gate feedthrough 改變 FD 電位（clock feedthrough） Vreset 偏移（systematic） CDS 可消除（systematic offset），但需 CDS 時序精確
GIDL（RST 的 Gate Induced Drain Leakage） RST gate=低, FD=VDD → Vgd 很負 → band-to-band tunneling → FD 電荷洩漏 Dark Signal / Standby Current ↑ RST gate standby level 提高一點（+0.2V）；見 Card 13
RST W/L 偏小 RST channel 太窄 → reset 速度慢（RC time constant 大） High speed 模式 reset 不完整 在 pixel 面積允許下增大 RST W；或延長 reset 時間
RST、kTC、FPN 三角關係速查
Hard Reset → FD 接近 reset drain（需足夠 gate overdrive） | kTC noise 依 C、T 而定 | FPN 小（統一 Vreset）
Soft Reset → FD = VDD-Vth | kTC noise 依偏壓、時間與 C、T 而定 | FPN 大（Vth 變異）
4T＋CDS → 共用一次 reset 的兩次取樣 | kTC noise 共同 reset 偏移可抵消 | FPN 小

CDS 可抵消兩次取樣共用的 reset 偏移；不共用的 clock feedthrough 不會自動消除。
CDS 可抑制兩次取樣共有的 offset 與相關低頻噪聲；gain FPN、不相關 noise 與時變殘差仍可能保留
🔌 WAT 上怎麼看 RST（scribe-line 對應）
RST 的 Vt 有同型 test key（Vt_lin），GIDL 對應 Ioff–VG 曲線的負壓端翹起。CP 的 Mean(Vreset) 偏移或 GIDL→Dark 升高時，先調同 lot WAT：WAT Vt／GIDL 同偏 → 製程（implant、drain 工程）；WAT 正常 → 時序或耦合（clock feedthrough、寄生）。詳見 WAT 測電性全攻略 →
核心文獻
文獻章節重點取得
Fossum (1997)
IEEE TED 44(10)		 §III CMOS APS Noise Analysis
§IV CDS operation		 kTC noise 在 CMOS APS 中的完整分析，CDS 抵消機制原始論文 Open Access ✅
Nakamura (2005) Ch.2 §2.4-2.5 RST + CDS
§2.8 FPN sources		 三種 reset 模式的最完整教科書比較，含 FPN 分析 需借閱
Janesick (2007)
"Photon Transfer" SPIE		 Ch.4 Reset Noise
Ch.6 CDS reduction		 kTC noise 的物理推導（從 Johnson noise 積分），含量測實例 需借閱
Pain et al. (2004) IISW 全文：Reset noise suppression 特定 reset 技術；引用前需核對原文電路及 pulse 定義 imagesensors.org ✅
El Gamal & Eltoukhy (2005) Section IV-A Reset Transistor RST gain 與 FPN 的關係，簡潔清楚 Open Access ✅
相關概念連結
← Card 09：Linear vs Saturation
RST 的 hard/soft reset 需看末段 overdrive、充電時間及節點是否平衡
← Card 11：Depth Potential Diagram
VFD_reset 是 FD 節點的 φ，直接在電位圖上可見
→ Card 13：Standby Current
GIDL from RST 是 Standby current 的重要來源
→ Card 12：LLIN
Vreset FPN 是 LLIN fixed offset 的來源之一
📷 真實依據 · CC BY 4.0
把上面的 reset 模式與 kTC noise，對照開放論文實測的 reset 電壓效應——點圖放大（‹ › 或 ← → 切換、Esc 關閉）。
CIS Concept Atlas — Pixel Circuit & CP Test Series
← 09 · Linear Mode 📍 08 · RST Reset Gain 10 · SCE →