CIS Atlas 07 · Source Follower

在信號鏈中的位置

PPD → TG → FD（電荷→電壓） → SF（電壓→電壓） → Column Bus → ADC

SF 的工作：把 FD 上的電壓「緩衝」到 column bus，同時提供由 column bias 決定的驅動電流（本例為 µA 級）。理想 SF gain = 1，實際 ≈ 0.75~0.90。

SF 在 4T Pixel 中的電路拓樸

SF（Source Follower）= Common-Drain（共汲極）緩衝器，gate 接信號，source 接輸出，drain 接 VDD。它不放大電壓（gain < 1），但能把「高阻抗的 FD 節點」驅動到「低阻抗的 column bus」。

同一個 DC 電路解決定節點電壓、電流及小訊號斜率；body 接基板，source 隨輸出改變。

SF 的兩個核心功能

阻抗轉換（最主要目的）

FD 是高阻抗節點，不能直接驅動 column

FD 阻抗 = 1/(gds_FD) ≈ MΩ 級，column 電容 ≈ pF 級
直接連接 → RC 時間常數太長 → 讀出速度極慢
SF 解決：把 MΩ 輸入阻抗「翻譯」成 kΩ 輸出阻抗 → 快速驅動 column

電壓跟隨（gain ≈ 1）

V_out = A_SF × V_FD，A_SF < 1 but close to 1

V_out 「跟隨」V_FD，但因 body effect 和 output resistance，gain 約 0.8~0.9
這個 gain 就是信號鏈的最大損耗點。
整體 CG（measured）= CG_FD × A_SF × ADC gain

💡 為什麼 CIS 偏好 Source Follower 而不用 Common Source？

Common Source（CS）可以做電壓放大（gain > 1），但需要精確的 DC bias， pixel 內沒有那麼多面積和功耗空間。SF 的優點：①面積小 ②不需要 DC bias 精準匹配 ③線性度尚可 ④輸出阻抗低，能驅動 column 電容。

Gm（跨導）= 電流對電壓的靈敏度

長通道強反轉：I D = β(V GS -V th) 2 /2，g m = β(V GS -V th) = 2I D /(V GS -V th)。固定 I D 時，g m 2 = 2βI D 。 速度飽和極限可用 I D \approx W C ox v sat (V GS -V th) 建立方向感；真實短通道需 compact model，不能僅以 L<100 nm 一刀切。 β=μC ox W/L；g m 單位 A/V。所有比較需說清楚固定的是 Id、VGS 還是幾何。

Gm 的四個影響因子（製程 × 電路）

W/L 比（幾何）

像素面積決定 W 的上限

Gm ∝ W/L（在固定 I_d 下）
Pixel shrink：W↓ → W/L↓ → Gm↓ → SF gain↓
現代 0.7μm pixel：SF 的 W 可能只有 ~0.2μm，W/L ≈ 0.5~1.5
整合雷區：pixel 面積緊繃時，設計師常犧牲 SF 的 W → Gm 最直接受影響

μC_ox（製程技術）

carrier mobility × gate oxide capacitance

Gm ∝ μC_ox
μ = carrier 移動率（受溫度、doping、interface quality 影響）
C_ox = ε_ox / t_ox（氧化層越薄 → C_ox↑ → Gm↑）
High-k gate dielectric（HfO₂）取代 SiO₂ → C_ox ↑ 而不縮薄物理厚度 → Gm 改善
注意：溫度↑ → μ↓（約 T^−1.5）→ Gm 在高溫下降

Id（bias current，由 column load 決定）

設計參數，可以調整

Gm = 2I_dV_gs − V_th → I_d↑ → Gm↑（但功耗也↑）
Column load current Ic 通常由 column-level PMOS 或 NMOS bias 控制
Trade-off：Ic↑ → Gm↑ → SF gain ↑，但當下被選取的 column 功耗增加（VDD × 同時啟用的 column 數 × Ic）
典型 column load current：1~5 μA per column

V_gs − V_th（操作點）

直接決定 Gm，也是非線性的根源

V_GS = V_FD − V_out。固定 column bias、仍有飽和餘裕時，source 會跟著 FD 移動；不能把 FD sweep 當成固定 source 的 VGS sweep。非線性需檢查 body effect、有限輸出電阻及 column load compliance。

SF Gain 完整推導（含 Body Effect）

Small-signal model of SF（含所有二阶效應） V out = V FD \times A SF A SF = gm gm + gds SF + gds load + gmb gm = 主跨導 │ gds SF = 1/r o,SF │ gds load = 1/r o,load │ gmb = η \times gm Body effect coefficient η（eta） η = γ 2 2φ F + V sb, γ = 2qε si \times N a C ox 典型值：η \approx 0.1 ~ 0.25（CIS pixel SF） 簡化版（最常記的） A SF \approx 1 1 + η + gds/gm \approx 0.75 ~ 0.90 數字例：gm=100μA/V，gds=5μA/V，η=0.2 A SF = 100 100 + 5 + 5 + 20 \approx 0.77

💡 Body Effect 為什麼這麼重要？

SF 的 source 電位 = V_out，而 body 一般連接到 GND 或 p-well（固定）。當 V_FD 變化 → V_out 變化 → Vsb = V_out - V_body 也在變化 → Vth 跟著變 → 這就是 body effect！它相當於「從 source 端看進去也有一個小的 gm」（= gmb）→ 把 A_SF 往下拉。如果 body 能和 source 連在一起（Vsb = 0 始終），body effect 消失，A_SF 可達 0.90+。

互動：SF Gain vs 操作條件

η（Body effect coeff.） 0.15

0.05（薄 oxide）0.35（高 Na）

gds/gm（output conductance ratio） 0.08

0.02（長通道）0.25（短通道）

SF Gain 分解：gm 是分子，分母由 gm + gmb + gds_total 組成

SF Gain 的非線性：信號大 vs 小的差異

Signal Compression（大信號端的 SF gain 下降）

LLIN 非線性的主要來源（Card 12 深入分析）

電子增加使 FD 從 reset level 降低。SF 與 column load 的 DC 工作點、body effect、輸出電阻及 settling 共同影響讀出線性；不能用固定 gain 乘 VFD 當作 DC 解。提高 bias 可能改善 settling，但也增加所需 overdrive 與功耗，未必改善所有端點。

SF 進入 Linear Mode：極端壓縮

當 Vds_SF < V_gs − V_th，SF 不再是電流源

SF 的飽和條件為 VDD−Vout ≥ VFD−Vout−Vth，即 VDD ≥ VFD−Vth。FD 往低走時，常需先查下方 column load 的 headroom。FD reset voltage 與 PPD Vpin 是不同節點量；最低 FD 需由 reset、已轉移電荷及 C_FD(V) 一起決定。比較 SF 與 load 的工作區。

製程因子對 Gm / SF Gain 的影響（整合工程師版）

製程因子	對 Gm/SF Gain 的影響機制	影響方向	CP 可見症狀	整合槓桿
V_th（SF）偏高最常見問題	Vth 改變使 DC 工作點與可用 headroom 改變；固定 Id 時 gm 的方向需連同 mobility／幾何判斷	Gm↓ A_SF↓	CG（measured）偏低、LLIN 差	調 SF channel implant，降 V_th ~50mV
Channel length L 偏小 SCE issue	DIBL：V_ds↑ → V_th 進一步降 → gds↑（更多 channel 調製）→ A_SF↓	gds↑ A_SF↓	A_SF 隨信號幅度而變（非線性↑）	加 halo implant，SCE 見 Card 10
Body doping Na↑ Well optimization	γ = 2qε_si×N_a/C_ox ↑ → η↑ → gmb↑ → A_SF↓	η↑ A_SF↓	整體 A_SF 系統性偏低	降低 p-well 近 SF 區域的 doping
Gate oxide t_ox↑（變厚）	C_ox↓ → Gm↓（Gm ∝ μC_ox）	Gm↓	CG（measured）偏低	控制 oxide 厚度 ±0.5nm
Column load current Ic↓	Gm = 2I_d/(V_gs−V_th)，I_d↓ → Gm↓	Gm↓ A_SF↓	CG 偏低、讀出速度慢	調 column bias DAC；注意功耗
Interface traps（SiO₂/Si）	μ_eff 降低（scattering）→ Gm↓；也帶來 1/f 噪聲	Gm↓ Noise↑	讀噪聲（RN）↑，Gm 統計散佈↑	優化 gate 前氧化，N₂O/NO passivation
W 變小（pixel shrink）最難解的問題	Gm ∝ W → W 縮小一半 → Gm 降 30%	Gm↓↓	A_SF 系統性下降，在小 pixel 世代很普遍	需要提高 C_ox 或 I_bias 補償

CP 測試中如何量測 SF Gain

方法 1

間接推算法（從 PTC 分解）

最常用，不需要特殊 test structure

PTC 量出的 CG_measured = CG_FD × A_SF × A_ADC
若已知 CG_FD（TCAD 或 C-V 量法），A_ADC（校正），則：
A_SF = CG_measured / (CG_FD × A_ADC)
精度：±5%（取決於 CG_FD 的準確性）

方法 2

直接注入法（Test Structure）

精確但需要 test structure pad

在 test chip 上留 FD 的直接 pad → 用 DAC 精確控制 V_FD
同時讀 V_out（column ADC output）
A_SF = ΔV_out / ΔV_FD（用線性擬合）
同時可以畫出 A_SF vs V_FD 曲線 → 直接看到非線性特性

方法 3

I_d-V_gs 量法（Transistor Level）

單獨量 SF transistor 特性

用單獨的 SF test transistor（和 pixel 內 SF 相同 W/L）
量 I_d-V_gs 曲線 → 提取 gm（切線斜率）
再量 I_d-V_ds（不同 V_gs）→ 提取 gds
計算 A_SF = gm / (gm + gmb + gds_SF + gds_load)

📌 整合工程師 quick check

如果 CG_measured 比 TCAD 預測值低 10-20%，大概率是 A_SF 偏低：
先 check Vth_SF（偏高？）→ 再 check SCE 狀況（DIBL 大？）→ 再 check I_bias 設定（column load 夠嗎？）

🔌 WAT 上怎麼看 SF（scribe-line 對應）
切割道上有 SF 同型 NMOS test key——Vt_lin／Vt_sat（判 implant、氧化層）、Idsat＋gm(判驅動力)。CP 的 SF gain 偏低時，先調同 lot 的 WAT：WAT 也偏 → 製程真飄（implant／RTA）；WAT 正常 → pixel 局部效應（layout、body effect、column 負載）。量測原理與 test key 六大類見 WAT 測電性全攻略 →

核心文獻（含章節與圖號）

文獻	重要章節/圖	為什麼必看	取得
Nakamura (2005) CRC Press	Ch.2 §2.3 Source Follower Readout Fig.2.12~2.15 SF IV & gain analysis	CIS 教科書最完整的 SF 電路推導，含 body effect 計算示例	需借閱
El Gamal & Eltoukhy (2005) IEEE C&D Magazine 21(3)	Section III-C SF Gain Section IV Noise chain	6頁開放論文，含 SF gain chain 和噪聲 budget，必讀入門	Open Access ✅
Razavi B. (2017) "Design of Analog CMOS" McGraw-Hill 2nd ed.	Ch.3 §3.3 Source Follower §3.4 Body Effect in SF	最清楚的 A_SF 完整推導，含 body effect 全部 term，數字例子豐富	需借閱/購買
Martineau et al. (2009) SPIE 7251	全文：SF noise behavior 含 Gm 量測 setup 圖	實驗量測 SF Gm 的方法論，有 test structure 設計參考	SPIE Digital Library
Taur & Ning (2009) Cambridge 2nd ed.	Ch.2 §2.2 MOSFET IV（gm, gds 推導） §2.3 Body Effect	Gm 和 body effect 的器件物理推導（最嚴謹），從 Fermi-Dirac 開始	需借閱
Dini et al. (2016) IISW	全文：SF Non-Linearity Impact	實驗量測 SF gain vs V_FD 的非線性，直接對應 LLIN 失效分析	imagesensors.org ✅

相關概念連結

← Card 11：Depth & Potential Diagram

FD 電位 = SF gate 電位的來源

→ Card 09：Linear vs Saturation

SF 何時進入 linear mode，信號壓縮分析

→ Card 12：LLIN & Linearity

SF 非線性是 LLIN 失效的最主要原因

→ Card 10：SCE Short Channel

DIBL 讓 gds↑ → A_SF↓，SCE 的 SF 影響

📷 真實依據 · CC BY 4.0

把 SF 的拓樸、增益非線性與噪聲，對照同一篇開放論文（Zhang 2024，6 通道實測 4T pixel 讀出鏈）的第一手量測——點圖放大（‹ › 或 ← → 切換、Esc 關閉）。Gm（轉移曲線斜率）的互動推導在上面 t2／t3。

Source Follower — Gm & SF Gain