CIS Concept Atlas · Card 09

Linear Mode vs Saturation — 操作區域與非線性

MOSFET 的三個工作區——截止 / 線性 / 飽和——決定了 SF 的 gain、RST 的充電速度、SEL 的行為。理解每個 pixel transistor 在哪個區操作,才能診斷 signal compression 和 LLIN 失效。
Linear Mode = Triode Region SF Signal Compression LLIN Non-linearity CP Test Linked
MOSFET 三個操作區快速定義
三個操作區條件(N-type MOSFET) ① 截止區(Subthreshold / OFF)
Vgs < Vth
Id ≈ I₀ · exp(Vgs − Vthn · kT/q) ← 指數型次閾值漏電
② 線性區(Linear / Triode) Vds < Vgs − Vth
Id = μCox(W/L) · [(Vgs−Vth)·Vds − Vds²/2] ← Id 強烈依賴 Vds
③ 飽和區(Saturation) Vds ≥ Vgs − Vth
Id = μCox2(W/L)(Vgs−Vth)²·(1+λVds) ← 電流源
邊界(Pinch-off):Vds = Vgs − Vth = Vov
L
線性區(Triode)
Transistor 像電阻
電流從 source 到 drain 的「水管」完全打開
Rds ≈ 1 / [μCox(W/L)(Vgs-Vth)](可調電阻)
CIS 中的使用:RST hard reset(把 FD 快速充到 VDD)
S
飽和區(Saturation)
Transistor 像電流源
channel 在 drain 端被 pinch off,Vds 再增加電流不再增加
Id ≈ (μCox/2)(W/L)(Vgs-Vth)²(理想)
CIS 中的使用:SF 正常操作(Gm 有意義的區域)
💡 最直觀的比喻
把 MOSFET 想成水龍頭:Vgs = 開關轉動程度,Vds = 水壓。
飽和區:水壓夠高 → 流量由開關決定,與水壓無關(定流量)
線性區:水壓太低(Vds 小)→ 流量同時受開關和水壓影響(電阻特性)
截止區:開關幾乎關死 → 幾乎沒水流(次閾值漏電)
互動 IV 曲線:拖動 Operating Point 看區域

調整下方滑桿改變 Vgs 和 Vds,即時看 operating point 落在哪個區域,以及對應的 Id 和電晶體行為。

Vgs(閘極電壓) 1.5 V
Vth=1.0V1.5V2.0V2.5V3.0V
Vds(汲源電壓) 0.8 V
0V1.0V2.0V3.0V4.0V
Id Vds → 0 1V 2V 3V 4V Vds = Vgs−Vth 線性區 飽和區 Saturation
4T Pixel 四個電晶體的操作區分析

每個 pixel transistor 的 Linear vs Saturation 模式和 CIS 設計目標:

SF
Source Follower:必須在飽和區
否則 gain 急降 → signal compression(Card 07 詳述)
先確認接線:VGS = VFD − Vout;VDS = VDD − Vout。
固定 column bias 時,Vout 跟隨 VFD,不能把 FD 降低說成 VGS 自動增大。
低端餘裕:下方 load 可能先失去飽和,造成 bias 與增益改變。高端則檢查上方 SF 的 VDS。
用下一頁的同一工作點,同時判讀兩支電晶體;實際設計還需加入 SEL 壓降與 settling。
RST
Reset Transistor:視 reset 模式而定
看 reset 結束時的 gate overdrive 與充電時間
Hard reset:需要足夠 gate overdrive,讓 reset 結束前 FD 能接近 reset drain 電位。gate 只拉到 VDD 並不保證 FD 也到 VDD。
Soft reset:充電末段受 gate/threshold 與次臨界動態限制;reset level 與噪聲取決於偏壓和時間,不能只寫成一個工作區。
4T CDS:先取 reset 樣本,再轉移 PPD 電荷、取 signal 樣本。抵消的是兩次共有的 reset 偏移。
SEL
Select Transistor:必須在線性區
SEL 要透明,不能成為額外 gain stage
設計要求:SEL 在 ON 狀態時必須工作在線性區(Triode):
VdsSEL = Vcol_before - Vcol_after ≈ 小值 → Vds < Vgs - Vth → 線性
正確:SEL 在線性區 → 只是一個低電阻的 pass transistor,對信號沒有 gain
錯誤(SEL 進入飽和):SEL 限制電流或增加壓降 → settling/線性可能惡化
確認方法:量測 column voltage with SEL ON,確認 VdsSEL < Vov
TG
Transfer Gate:OFF 時截止,ON 時線性過渡
TG 是 switch,不是 amplifier
TG OFF(Integration / Reset phase):截止區 → 極小 subthreshold 漏電(Standby current 貢獻)
TG ON(Transfer phase):VTGhigh 高 → TG 完全打開 → 電荷可以流過
TG channel 在 transfer 時的確切操作區取決於 TG 的 Vth 和 VTG 設定(詳見 Card 11 VTG 效應)
關鍵:TG 不應該有 gain——它只是電荷的「通道」,Vth 均勻性是關鍵指標
Transistor期望操作區進錯區的症狀CP 診斷指標
SF飽和區(全 dynamic range)Signal compression,LLIN 差ASF vs VFD 曲線非線性
RST依 gate、drain 偏壓與時間Soft reset → Vth 損失 → FPNVreset level distribution σ
SEL線性區(pass through)電流受限、壓降或 settling 異常LLIN test 異常,SEL Vds 監控
TG截止(OFF)/ 完全通導(ON)部分導通 → potential pocket → lagImage lag,VTG sweep

判讀順序

  1. 先以真正的 gate/source/drain 節點算 VGS、VDS。
  2. 同時檢查 SF 與 column load 的工作區。
  3. 看小訊號斜率與 settling;DC 輸出不等於 gain × 輸入。
Signal Compression 的 CP 診斷與改善
症狀CP 量測現象根因判斷改善方法
LLIN 在高信號端偏差 Linearity error 在 FWC 80-100% 時超規格 SF 在大信號時進入 linear mode,或 Gm 降低 提高 column Ibias;或調低 VthSF 讓 overdrive 更大
SF gain 測量值低於預期 CGmeasured = CGFD × ASF 偏低 ASF 偏低:VthSF 偏高 or body effect 強 調 SF implant,降 Vth;或用 body tie 結構
Gain 隨溫度強烈變化 高溫 CP 的 CG 比常溫低 >10% μ↓(高溫)→ Gm↓ → ASF↓,且 Vth 也在漂移 確認高溫 spec;設計時留溫度 margin
PTC 曲線非線性 PTC 在高信號端斜率下降(variance vs mean 非線性) ASF 在大信號端下降(compression),也可能是 CFD(V) 分離 SF 和 CFD 的非線性貢獻(用 injection test)
🔌 這頁其實解釋了 WAT 為什麼要量兩顆 Vt
WAT 的 Vt_lin 就是在線性區量的(VDS≈50–100mV)、Vt_sat 在飽和區——本頁的三區觀念就是這兩個測項的物理基礎。兩顆 Vt 差異異常放大時,優先懷疑 DIBL/短通道效應(接 Card 10)。詳見 WAT 測電性全攻略 →
核心文獻
文獻章節/圖重點取得
Sedra & Smith
"Microelectronic Circuits" Oxford, 7th ed.
Ch.5 §5.2-5.5 MOSFET Operating Regions
Fig.5.16 IV characteristic curves
最清楚的三區圖解,IV 曲線標準參考,有大量數字例子 需借閱
Taur & Ning (2009)
Cambridge 2nd ed.
Ch.2 §2.1-2.2 MOSFET IV
§2.3 Linear vs Saturation
器件物理角度的嚴謹推導,含速度飽和修正(短通道) 需借閱
Nakamura (2005)
CRC Press
Ch.2 §2.6 Pixel Output Non-linearity
§2.7 SF compression
直接討論 CIS 中 SF linear mode 造成的 signal compression,含計算示例 需借閱
Dini et al. (2016) IISW 全文:SF Non-Linearity Impact on CIS 實驗量測 SF gain vs VFD,直接展示 compression 曲線 imagesensors.org ✅
Razavi (2017)
"Design of Analog CMOS" McGraw-Hill
Ch.2 §2.3 "MOSFET as Switch vs. Amplifier"
Ch.3 SF 完整分析
從電路設計角度理解 linear vs saturation 的工程意義 需借閱
相關概念連結
← Card 07:SF Gm & Gain
Gm 是 SF 在飽和區才有意義的參數;ASF 推導的前提是飽和
→ Card 12:LLIN & Linearity
SF linear mode 進入 = LLIN 失效的直接機制
→ Card 08:RST Reset Gain
RST 的 linear/saturation 決定 reset level 和 kTC noise
→ Card 13:Standby Current
截止區(subthreshold)= standby 漏電的來源
📷 真實依據 · CC BY 4.0
把上面的線性/飽和操作區,對照開放論文的實測輸出曲線——點圖放大(‹ › 或 ← → 切換、Esc 關閉)。