另一半的機台世界：平行板電容耦合＋wafer 從 FOUP 到 chamber 的十站旅程
04 解剖的 ICP 機台負責導體與深矽蝕刻（poly gate、DTI 深溝）；而 contact、via、pad opening 這些介電質（SiO₂ / SiN）蝕刻，用的是長相完全不同的 CCP（Capacitively Coupled Plasma，電容耦合電漿）機台。
| 比較項 | ICP（電感耦合） | CCP（電容耦合） |
|---|---|---|
| 電漿怎麼生 | RF 過 coil → 磁場隔著 dome 感應 | RF 直接加在兩片平行電極上 |
| 電漿密度 | 高（10¹¹-10¹² /cm³） | 低一截（10⁹-10¹¹ /cm³） |
| 密度 / 能量控制 | Source 與 Bias 天生分離 | 多頻疊加做「近似分離」 |
| 拿手菜 | 導體蝕刻、深矽（poly / DTI / MEMS） | 介電質（SiO₂ / SiN）、HARC contact / via |
| 代表機台 | Lam Kiyo、TEL Tactras Vesta、AMAT Centura | Lam Flex / Vantex、TEL Tactras Vigus |
大部分零件（ESC、edge ring、turbo pump、blocking cap）跟 04 一樣，這裡只講 CCP 特有的四個：
多頻全部疊在下電極（Lam Flex 型配置）；也有機台把高頻掛上電極（TEL 型）。
上電極用單晶 / 多晶 Si 圓盤兼作 showerhead。Si 會跟電漿裡的 F 反應（scavenge 掉多餘的 F）→ 幫忙把 F/C 比例調到 polymer 好長的區間。代價：它自己會被吃掉，是跟 edge ring 同級的定期更換品。
一疊同心石英 / Si 環把電漿「關」在兩電極之間：體積小 → 密度與化學穩定、腔壁不被污染、pump 抽的都是反應完的氣。Lam 機台的招牌設計，環的開度還能動態調來控壓。
ICP 的 plasma 到 wafer 有 15-25 cm 擴散距離；CCP 只有 2-3 cm。gap 是 recipe 參數之一（部分機台上電極可升降）：gap 小 → 均勻度好調、residence time 短；gap 大 → 化學有空間「熟成」。
介電質蝕刻的 edge ring 常做加熱版：ring 溫度控制邊緣的 polymer 沉積速率 → 直接影響 edge CD。這是 04 案例 A（ring 磨損 → tilt）之外，ring 影響良率的第二條路徑。
ICP 用「coil 管密度、bias 管能量」兩個實體零件分工；CCP 沒有 coil，改用頻率分工——同一片下電極疊 2-3 個 RF 頻率，靠離子「跟得上 / 跟不上」電場震盪來分離控制：
| 頻率 | 離子跟得上嗎 | 負責 | 轉大會怎樣 |
|---|---|---|---|
| 60 MHz（或 40 / 100） | 需以 f×τ 判斷 | 解離氣體 → 電漿密度（etch rate） | rate ↑，但解離過頭 selectivity ↓ |
| 27 MHz（選配第三頻） | 不能只看頻率 | 微調 IEDF 形狀（能量分布寬窄） | 能量分布變窄 → profile 更好控 |
| 2 MHz（或 400 kHz） | 需以 f×τ 判斷 | 加速離子 → 轟擊能量（VDC） | 深洞打得穿，但 mask 也磨得兇 |
為什麼同一鍋電漿蝕 SiO₂ 快、碰到 SiN / Si 就停？關鍵在表面那層氟碳聚合物：
SiO₂ 自帶氧，離子一轟，氧把 CFx 膜燒掉（變 CO / COF₂ 抽走）→ 表面永遠露出來 → F 繼續蝕 → 產物 SiF₄ 排走。
沒有氧幫忙清膜，CFx polymer 越積越厚，把表面蓋住 → 蝕刻自己停下來。這就是 etch stop layer 能擋住的原因。
機台不是只有 chamber。wafer 進 chamber 前要穿過一整套傳送系統——按「下一站」跟著藍色 wafer 走一遍，每一站都是一個真實零件（也都是一種破片 / particle 的案發地點）：