Etch Concept Atlas · 02 · 流派深入

DREM Deep Dive

把 Bosch 的底膜清除與 Si 蝕刻解耦：優勢、代價與適用邊界

ONE-LINER

DREM 的價值不是「多一道 Ar 就必然更好」，而是用獨立 Remove window把底膜清除與 Si 蝕刻分開調

⚠️
PROBLEM
高 AR Si 的核心矛盾：底膜要清乾淨，但高 bias 又會耗 mask、傷側壁，且深度越深 transport 越差
↓
1
Bosch（2 步）vs DREM（3 步）：時序差在哪
🔁

兩者都是 time-multiplexed。標準 Bosch 在 SF₆ step 內同時完成 bottom polymer clearance 與 Si etch；原始 DREM 把 clearance 拆成低壓、純 Ar plasma + 高 platen bias 的獨立 R step，再用低 bias 的 SF₆ E step 蝕 Si。

① Bosch
P
E
P
E
P
E
P
E
② DREM
D
R
E
D
R
E
D
R
E
■ D / P = Deposit / Passivate（沉積 polymer，C₄F₈） ■ R = Remove（短脈衝 bias 打掉底部 polymer） ■ E = Etch（SF₆ 蝕 Si）
關鍵洞察純 Ar 不是神奇 chemistry；它的作用是把 R step 變成以動量轉移為主的「清底專用窗」。真正的優勢來自解耦：R 可追 bottom clear，E 可追 chemical Si etch／selectivity，不必在同一個 SF₆ step 內妥協。
2
DREM 三步循環（互動）
⚡

點下面按鈕看一個完整 cycle 內 silicon trench 怎麼演變：

mask mask F* 自由基 silicon
初始狀態：mask 開好窗，silicon 還沒蝕
看門道R step 只有短時間承受高 bias，側壁膜仍要靠方向性與幾何遮蔽留住；E step 則把 platen bias 降低，讓 F radical 主導 Si removal。若 Ar 入射角偏掉，R step 反而會削側壁。
3
完整 Recipe Body（一個 cycle）
📋

以下只保留 2018 原始 DREM 論文可追溯的控制邏輯；不同 chamber 的 flow、source power 與 matching 不能直接橫向複製。

StepGasPressurePlaten bias原始研究時間角色
D (Deposit) C₄F₈ + Ar carrier tool-specific 低 1.8 s 全表面沉積 fluorocarbon
R (Remove) 純 Ar 約 5 mTorr 75 W（約 325 V DC） 1.0 s 方向性 sputter 清底膜
E (Etch) SF₆ tool-specific 低 隨深度 ramp F radical 主導 Si chemical etch
# 原始 DREM 研究可帶走的 recipe 邏輯 D = 固定 passivation window R = 短、低壓純 Ar、高 bias bottom clear E = 低 bias SF₆，時間隨深度增加 Result = 文獻示範 AR > 50:1；某試片平均 scallop 約 507 nm 且沿深度較均勻
Recipe 調機常見陷阱 ① R step 時間太長 → sidewall polymer 也被打掉 → bowing ② R step 太短 → 底部 polymer 沒清乾淨 → micrograss ③ 高 AR 時 off-normal Ar ion 會侵蝕側壁膜 ④ 上口 fluorocarbon 累積 → entrance closure／necking
4
DREM 比 Bosch 得到什麼、又失去什麼
📏

R/E 解耦可以改善高 bias 使用效率、resist selectivity 與沿深度的 cycle control；但不代表 scallop 必然更小。Scallop 仍由每圈 Si removal、D/R/E 時間與 transport 決定，原始論文的重點是「沿深度較均勻」。

示意 trench depth →
Bosch
R 與 E 耦合
示意 trench depth →
DREM
R 與 E 可分別 ramp
得到失去／新風險
bottom clear 與 Si chemical etch 可獨立最佳化多一次 gas／pressure／matching 切換，recipe 更敏感、throughput overhead 增加
高 bias 只放在短 R step，photoresist 高能曝露縮短off-normal Ar ion 在超高 AR 可能削側壁膜，造成 sidewall corrosion
E time 可隨深度 ramp，補償 RIE lag、讓 scallop 沿深度較一致上口 fluorocarbon 會累積，窄孔可能 entrance closure／necking
對 HAR Si 多一個獨立 knob若加 O₂ ash 清上口，形成 DREAM 變體，可改善 polymer 卻會消耗 resist，失去原本的高 resist selectivity 優勢
回扣 CIS若目標是 dark current，幾何 scallop 只是中介指標；真正要閉環的是 sidewall damage／residue → liner/passivation → Dit／white pixel。DREM 可當 split 架構，不應預設是唯一最佳解。
5
>50:1 示範怎麼來：depth-dependent E-time ramp
📐

深度增加後，F radical 進入與 SiF₄ 排出都變慢。原始 DREM 研究不是靠一支固定 recipe 撐到底，而是隨深度拉長 E step，補償 transport loss；這與獨立 R step 合在一起，才完成 >50:1 HAR Si 示範。

E-step time / cycle 淺 中段 深 目標深度 Trench depth / cycle number → 長 短 固定 E-time → 深處每圈 removal 變小 DREM：隨深度拉長 E-time ↘ Depth ramp
概念圖，不是量測曲線。重點是補償方向：深度越深，E-time 逐段增加；實際 ramp 需由 depth/ER/profile split 校正。
6
設備與應用：DREM 是論文方法，不是廠商產品名
🏭
層級可確認內容判讀
原始實驗SPTS Pegasus DRIE platformDREM 首篇研究的實際載具；不等於 SPTS 專屬商品 recipe
必要能力C₄F₈／純 Ar／SF₆ 快速切換、低壓 R step、高／低 platen bias 可分段、穩定 matching符合這些能力的 DRIE 平台才有機會實作 D/R/E 邏輯
不應直接標示Lam／TEL／Applied 某機型 = DREM除非原廠文件明寫 DREM，否則只能說「可能支援類似 pulsed / multi-step control」
直接應用文獻HAR Si、X-ray grating、microbattery、photonics、nanopore、CMUT 等都是 Si 深蝕刻；CIS DTI 可借 knob，但需另做 dark-current integration 驗證
不屬於直接應用3D NAND channel hole主體是 HAR dielectric stack etch；只可借 pulse／IAD／multi-zone 觀念
導入時先問你的 tool 能否把 R step 的壓力、gas purity、platen bias、match transient 與 time independently control？如果切換暫態比 R step 本身還長，紙面上的三步會在 chamber 裡糊成一團。
↓
✅
適用場景
HAR Si · X-ray grating · microbattery · photonics · nanopore · CMUT；CIS 屬可評估的 knob transfer

📚 主要參考來源

內容查證／修訂：2026-07-20。DREM 為研究方法名稱；除原始論文外，不替任何廠商機型做未經官方文件支持的歸類。

🔗 系列其他卡片