C₄F₈ 鋪膜 → SF₆ 清底膜、蝕刻矽。
兩種氣體交替；清底與蝕矽，是同一個 SF₆ 步驟內的兩個觀察階段。
先看側壁與溝底各發生什麼
點選階段，或播放一圈。藍線是保護膜；灰色是矽。示意從既有淺溝開始，幾何與時間皆非實際比例。
藍色實線＝保護膜；灰色區域＝矽；箭頭＝離子方向。側壁凹凸是每圈留下的 scallop。
1 · 鋪上保護膜
C₄F₈ 電漿在整個溝槽表面鋪一層類 Teflon 保護膜——側壁、溝底全都包起來。
氣體：C₄F₈ ｜ Bias：幾乎關閉（讓膜均勻沉積，不被打掉）
已完成循環 0 / 6 cycles
看門道：側壁膜留下，溝底膜被打開 → 才能只往下挖、不往兩邊垮。這就是 Bosch 能做出高深寬比深溝的關鍵。
為什麼 C₄F₈ 鋪膜、SF₆ 蝕矽？
C₄F₈：供應成膜片段
電漿把分子拆成 CFₓ 等片段。當沉積多於去除，表面就累積氟碳聚合物膜，像替側壁穿上保護層。
八氟環丁烷：C₄ 是碳骨架、F₈ 是八個氟。碳提供膜的骨架，但「有碳」本身不是一定成膜的判準。
SF₆：供應蝕矽的氟
電漿產生 F 自由基，與已露出的矽反應，形成可被抽走的揮發性產物。離子先幫溝底開口，側壁仍靠殘膜保護。
六氟化硫：它在這個 recipe 的工作是供應氟。不要把「沒有碳」推成所有製程都適用的蝕刻定律。
記住工作分配：先包住側壁，再只開底部，最後挖深一段。
製程依據：Oxford Instruments · 深矽蝕刻原理。本圖是定性教學模型，不代表機台設定值。
② Recipe 的階層架構
一支 recipe 由上到下是這樣分層的。機台介面可能把 SF₆ 蝕刻寫成一個 step，也可能為了獨立控制 bias／時間，把 bottom clear 與 main etch 拆成兩個 sub-step；後者在控制上是三段，但 chemistry 邏輯仍屬 Bosch 兩步。
📄 Recipe（整支配方）chamber / 製程氣體 / 步驟序列
▸ Step 0 Strike / Stabilize點火、穩壓穩流，先不蝕刻
↻ Loop Start（重複 N cycles）
🎨 Step A DepositionC₄F₈ 鋪膜，Bias 關
💥 Step B1 Bottom clear / BreakthroughSF₆ + 較高 Bias，先清溝底 fluorocarbon（短）
🔻 Step B2 Main Si EtchSF₆，F radical 蝕 Si，bias 兼顧方向性
↺ Loop End ×N
▸ Step Z Pump / Purge / De-chuck收尾、卸靜電夾
每個 Step body 裡的參數分這幾群 👇
⏱️ 時序：step time、cycle 數、stabilization ｜ 🫧 氣體：SF₆ / C₄F₈ / O₂ / Ar（MFC sccm）
🌡️ 壓力：chamber pressure、APC 閥 ｜ ⚡ 功率：TCP / TCCT / Bias / match
❄️ 熱控：Backside He、ESC 夾壓、chuck 溫度 ｜ 🔍 Endpoint：OES（Bosch 多半純 time-based）
③ Recipe body 參數探索器
點任一參數，看它「在哪一步最關鍵、調大/調小會怎樣」。你問的 6 個都在（標 Lam 或 通用）；最後 3 個 常被忽略 的才是 Bosch 真正的靈魂。
④ 硬體在哪裡：腔體全貌與局部辨識
參數不是抽象旋鈕——每個都對應腔體裡一塊真實硬體。先看剖面架構（誰在哪、訊號怎麼進出），再點下方局部示意放大對照；編號 ①–⑥ 兩邊對得起來。本節是速覽版——12 元件完整解剖、消耗品 RF-hr 壽命表、症狀→嫌疑零件 debug 表都在 04 機台硬體解剖 →
圖：ICP / TCP 蝕刻腔體剖面示意（自繪）— 上：RF 源 → 線圈 → 介電窗生成電漿；中：氣路 showerhead 灑氣、bulk 電漿；下：晶圓坐在 ESC（背氦控溫＋下電極 Bias）；右：APC 閥＋渦輪泵控壓力。
硬體局部辨識（點選放大）
局部取自上方同一張剖面示意，編號與位置互相對照。這是結構示意，不是實拍或特定機型尺寸。
想更深入硬體：ICP 源原理、Faraday shield、sheath 物理、dual-frequency 解耦 → 看同站的
04 機台硬體解剖頁。
⑤ 一個典型深矽 cycle 長怎樣
數值給你抓 sense（不同機台 / 深寬比差異大，僅供量級參考）。
🎨 Deposition
- C₄F₈~80–100 sccm
- TCP 功率~600–1200 W
- Bias~0–10 W（低）
- 壓力~20–40 mTorr
- 時間~2–5 s
💥 Breakthrough
- SF₆~100 sccm
- TCP 功率~600–1200 W
- Bias拉高（打穿底膜）
- 壓力~20–40 mTorr
- 時間~0.5–1 s
🔻 Main Etch
- SF₆ (+O₂)~100–130 (+~10)
- TCP 功率~800–1500 W
- Bias中等
- 壓力~20–40 mTorr
- 時間~3–7 s
整體：循環數十～數百次｜蝕刻率 ~1–10 µm/min｜scallop ~50–500 nm。dep:etch 的時間比＋bias 大小就是調側壁垂直度與 scallop 的兩個主旋鈕。
⑥ 接近停止層：Approach recipe → soft landing → shutdown
把兩種「ramp down」拆開命名：Approach／Landing recipe 是碰到停止層前降低平均離子能量與調整選擇比；Plasma shutdown 是完成後依序收 bias／source、pump／purge。兩者目的不同。
Main Etch（兇·快）
→
Approach recipe
→
Soft Landing 軟著陸
→
Plasma shutdown
→
Pump / Purge / De-chuck
❌ 硬著陸（高 bias 持續 ON）
電子較容易在深溝上方被攔截，底部絕緣面累積正電 → 局部電場彎折後續正離子軌跡 → 側壁鈍化被削，F 再橫向咬出 notch / footing
✅ 軟著陸（低平均 bias・脈衝）
OFF-time 讓 sheath 電位下降、電子較能進入深溝補償底部正電；下一個 ON pulse 的離子軌跡較不被橫向場扭曲
🔴 為什麼正電不只是「直直往上推」
深溝內電子與離子的角度／遷移率不同：電子容易被上口與側壁截走，正離子較能沿 sheath 方向抵達底部。當 BOX 上的正電與上段負電分布不均，形成的局部橫向電場不是均勻平面場，所以低能量離子會被彎向底角；先削掉側壁膜，後續 F radical 才把 notch 放大。
🟢 低頻與 pulsed bias 各做什麼
① 降低 bias：減少撞擊與 over-etch。② 低頻：改變 ion-energy distribution，較長的 RF 週期也讓 sheath 的擴張／鬆弛更完整。③ pulsed bias：明確提供 OFF-time，sheath 降低後電子能重新進入、表面電荷得以補償。兩者不是同義詞，要分開做 frequency × duty split。
回扣 CIS：BDTI 從背面挖到接近正面光二極體、或 TSV 落在金屬 pad 時，soft landing 是保命招——notch 或離子轟到介面 → 介面態 Dit↑ → dark current / 白點↑，跟你 DTI passivation 那條因果鏈同一個敵人。
⑦ 回扣 CIS：TSV 偏速度，DTI 偏表面品質
同樣是深矽蝕刻，scallop 在你領域是「特徵」還是「缺陷」差很多。
✅ TSV（through-Si via）
堆疊式 BSI 感測器的垂直導通孔
- Bosch 的經典舞台：要又深又垂直、深寬比高，速度優先
- 側壁 scallop 可接受——後面會填介電質 + 金屬，輕微粗糙不致命
- 追求高蝕刻率 → 大 TCP、長 etch step
⚠️ DTI（deep trench isolation）
像素之間的隔離溝（你常碰的）
- 側壁 scallop 是隱患：粗糙側壁 → 介面態 (Dit) ↑ → dark current / 白點 ↑
- 所以 DTI 偏好連續式 / mixed-mode / 低-scallop Bosch，換取平滑側壁
- 蝕刻後常再搭側壁平滑化 + 鈍化（連到你的 DTI passivation 那套）
取捨核心：Bosch 的 dep/etch 循環天生會留 scallop。TSV 用速度換 scallop 容忍度；DTI 用平滑側壁換速度——同一台機、同一組參數旋鈕，目標不同就往不同方向調。