CIS / TRANSFER GATE · 互動教學

VTG · 先看懂電荷怎麼走

先看改了哪裡,再跟著電荷經過交界,最後看留下什麼。

立體剖面、清楚分層、固定鏡位。把注意力留給電荷與交界。

操作條件相同,只改一個結構
PPD 與 TG 的交界TG OFF
正在建立立體剖面…
電荷先儲存在 PPD
轉移進度
尚未開始

通用剖面 · 非比例。摻雜區以顏色辨識;藍點是在剖面上的電荷群投影。

把剖面接回機制

局部低谷,讓一部分電荷較難離開。

這個低谷,和 PPD 原本存電荷的位能井一樣嗎?

PPD 本來就利用位能井儲存光生電荷;TG ON 後,希望這些電荷能順利轉移到 FD。這張圖把 PPD 區域簡化為參考線 0,沒有畫出完整的深度方向位能井。PPD 右邊的藍色凹陷,是沿橫向轉移路徑額外出現的局部低谷(pocket),可能拖慢清空。

pocket 描述的是空間上的位能分布,不是矽被挖了一個凹洞,也不等同於介面缺陷的捕捉能階;這裡未模擬缺陷捕捉/釋放。

為什麼電子位能 U 和電位 φ 的高低相反?

電子帶負電。若 U 用焦耳表示,U = −eφ + C,e 是基本電荷的正值,C 是參考常數;因此電位 φ 升高,電子的靜電位能降低。eV 是能量單位,V 是電位/電壓單位。TG 施加的電壓是控制輸入,不能直接把它的數字當成此曲線的 Y 軸。

查證來源與模型說明

這是通用平面 TG 剖面重建,非 SEM、非產品結構、未經 TCAD 校準。摻雜區的藍灰色只是辨識覆色,沒有挖空矽;藍點不是電子真實尺寸或軌跡。

位能圖以 PPD 位能當作零點,Y 軸 U 使用 eV;橫軸為示意路徑位置,不是時間、深度或實際距離。顯示的是 TG ON 時的相對位能參考,不會因剖面停在 OFF 的辨識步驟而自動變成 OFF 曲線。能障標記取原有合成曲線的起點/谷底到出口的能量差,不是實測參數。

使用合成轉移模型。相同案例、相同操作與轉移比例,顯示方式僅改變材質、照明與鏡頭。氧化層的厚度與剖面尺寸為辨識而誇張。overlap 的局部 pocket 是固定教學案例:程式直接加入局部低谷項,並未用幾何與摻雜求解 Poisson 方程。因此不能據此斷言覆蓋不足必然產生低谷,也不能推出所有產品的量化關係。真實位能由摻雜、幾何、TG/FD 偏壓與儲存電荷共同決定,需以製程校準的 TCAD 與量測確認。

  1. VTG Engineering 原教學頁
  2. Han, Yao & Theuwissen · A Charge Transfer Model for CMOS Image Sensors
  3. Cao et al. · Measurement of Charge Transfer Potential Barrier
  4. Total-Ionizing Dose Effects on Charge Transfer Efficiency and Image Lag:僅沿用 pocket 機制,輻射情境不等同 overlap 不足。
  5. Acerbi et al. · Transfer-gate region optimization(Fig. 5–7):其 TCAD 案例顯示,threshold-adjustment implant 配置能改變導帶能量梯度並避免 pocket。這支持「摻雜與閘極區配置影響位能接續」,不是本例 overlap 與低谷深度的定量校準。
  6. NIST · 電子伏特的能量單位定義
  7. MIT · 電位與電位能:U = qV
查看這個範例的合成數字
剖面顯示方式