0看懂電路圖的三把鑰匙
電路圖（schematic）不是接線照片，而是「誰接到誰」的拓樸圖。讀圖前先建立三個直覺，後面 4T 和 6T 就都能自己拆解。
🔑 鑰匙一：一顆電晶體 = 一個受控開關
MOSFET 有三隻腳：Gate（閘）控制通不通、電流在 Drain 與 Source 之間流。閘極那條「不接觸通道、隔一個縫」的平行線，就是辨認 MOS 的關鍵特徵。NMOS 閘極高電位導通；PMOS 閘極端多一個小圈圈，低電位才導通。
🔑 鑰匙二：分清「節點」與「元件」
元件有符號（電晶體、二極體、電容）；節點 node 只是幾條線交會的接點，有名字沒符號（像 4T 的 FD、SRAM 的 Q/QB）。讀圖第一步：先把有名字的節點圈出來，電路就剩「節點之間用什麼元件連」。
🔑 鑰匙三：認出常見「招式 motif」
老手不是一根根線追，而是一眼認出慣用組合：source follower（緩衝讀出）、inverter（反相）、cross-coupled latch（記憶）。看到招式就知道這團電路在幹嘛。下面三張就是本頁的主角招式。
🔑 順序：電源在哪、訊號從哪進、從哪出
先找 VDD / GND 兩條電源軌（通常在上下），再找輸入訊號的閘極、輸出的節點。電源→輸入→輸出三點定位，再大的圖都不慌。
★三個一定要會認的招式
Source Follower（源極隨耦器）
閘極接「要量的節點」、drain 接 VDD、source 當輸出。輸出電壓「跟隨」輸入（差一個 VGS），高輸入阻抗、不耗損被量的電荷。CIS 的 SF 就靠它讀 FD。
Inverter（反相器）
上 PMOS + 下 NMOS，兩個閘極接在一起當 in、中間接點當 out。in 高→out 低、in 低→out 高。數位電路最小積木，兩個它就組成記憶。
Cross-Coupled Latch（交叉耦合鎖存）
兩個 inverter 頭尾相接，各自的輸出當對方的輸入，形成兩個穩定狀態（Q=1/QB=0 或反之）。一旦寫進去就自己撐住——這就是「記憶」。SRAM 的心臟。
看圖訣竅：看到「閘極接節點而非訊號線」想到 source follower；看到「PMOS 疊 NMOS、閘極共接」想到 inverter；看到「兩團東西的輸出互接對方輸入」想到 latch。招式認出來，半張圖就讀完了。
A4T APS 像素：感測的基本細胞
把游標移到電路圖任一顆電晶體上 → 右側看它的角色與「怎麼從圖上認出來」，下方嵌入的 3D 爆炸圖會同步點亮對應的那一塊結構。電路符號 ↔ 真實矽結構，左右對得起來。
👆 把游標移到任一顆電晶體（或 PD）上，這裡會顯示它的角色與判讀方式，旁邊 3D 也會同步點亮。
↑ 這是系列①的 3D 爆炸圖（嵌入版）。hover 上方電路圖的電晶體，這裡對應的 gate / 結構會亮起來。也可以直接在裡面拖曳旋轉、按 ▶ 訊號流 看讀出動畫。
4T 的招式：RST 是「把 FD 拉回 VDD 的開關」、SF 是「讀 FD 的 source follower」、SEL 是「把這顆接上匯流排的開關」、TX 是「PD→FD 的閘門」。讀出時先讀 reset、再 TX 轉移、再讀 signal，相減（CDS）就把雜訊消掉——這段動態在 3D 的 ▶ 訊號流 看最清楚。
B6T SRAM：記憶 / cache 的基本細胞
同樣 hover 看詳解。6T = 兩個 inverter（4 顆電晶體）交叉耦合成 latch（記 1 個 bit）＋ 2 顆 access 電晶體（M5/M6，負責讀寫進出）。它住在邏輯晶圓與手機 SoC 的 cache 裡——和 4T 像素是「感測 vs 記憶」的對照組。
👆 hover 看每個區塊的角色。特別注意紫色那兩條「交叉回授線」——它就是讓 SRAM 記得住的關鍵。
怎麼讀寫一個 bit？WL 拉高 → M5/M6 導通，把 Q/QB 接上 BL/BLB。讀：感測 BL 與 BLB 哪邊被拉低，就知道存的是 0 還 1。寫：用 BL/BLB 強力拉一邊，覆蓋掉 latch 原本的狀態。WL 放掉後，cross-coupled latch 自己撐住，bit 就被「記住」了。
＝4T 像素 vs 6T SRAM：感測 vs 記憶
同樣是矽上的基本細胞，一個負責「把光變成可讀的電壓」，一個負責「把一個 bit 記住」。整條訊號鏈：光 →（4T 抓進來，類比）→ ADC →（數位）→ ISP → 存進（6T SRAM / cache）→ CPU 用。
| 面向 | 4T APS 像素 | 6T SRAM cell |
|---|
| 角色 | 感測：光 → 電荷 → 電壓 | 記憶：鎖存 1 個 bit（0/1） |
| 組成 | PPD ＋ 4 顆 NMOS（TX / RST / SF / SEL），FD 為共享節點 | 2 inverter（4 顆）交叉耦合 ＋ 2 顆 access（M5/M6） |
| 關鍵招式 | Source follower（讀 FD）＋ CDS 去雜訊 | Cross-coupled latch（雙穩態記憶） |
| 訊號性質 | 類比（電荷量 / 電壓） | 數位（穩定的高/低電位） |
| 怎麼讀出 | SF → SEL → column line → column ADC | WL 開 → BL / BLB → sense amplifier |
| 住在哪 | 像素晶圓（top wafer） | 邏輯晶圓 ／ SoC 的 cache |